Differences

This shows you the differences between two versions of the page.

doc:hardware:cpu [2013/07/01 14:11]
lorema
doc:hardware:cpu [2013/11/03 21:33] (current)
lorema
Line 53: Line 53:
{{ http://www.embeddeddeveloper.com/cores/images/Cores_FChart08.jpg}} {{ http://www.embeddeddeveloper.com/cores/images/Cores_FChart08.jpg}}
-^              ^  MIPS Classic Processors                                                  ^^^^^^^^^^^  MIPS Aptiv Processors  ^^^ +^              ^  MIPS Classic Processors                                                  ^^^^^^^^^^^  MIPS Aptiv Processors  ^^^ MIPS Warrior ^^^ 
-^              ^ 4KSd ^ M4K ^ M14K ^ 4KE ^ M14Kc ^ 24K ^ 24KE ^ 34K ^ 74K ^ 1004K ^ 1074K ^ microAptiv ^ interAptiv ^ proAptiv ^ +^              ^ 4KSd ^ M4K ^ M14K ^ 4KE ^ M14Kc ^ 24K ^ 24KE ^ 34K ^ 74K ^ 1004K ^ 1074K ^ microAptiv ^ interAptiv ^ proAptiv ^ Warrior-M ^ Warrior-I ^ Warrior-P
-|  MIPS32        |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |    |    |    |    | +|  MIPS32        |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |    |    |    |    |    |    |    | 
-|  MIPS64        |    |    |    |    |    |    |    |    |    |    |    |    |    |    | +|  MIPS64        |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    | 
-|  MIPS16e        |  O  |  O  |    |  O  |    |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |    |    |    |    | +|  MIPS16e        |  O  |  O  |    |  O  |    |  ✔  |  ✔  |  ✔  |  ✔  |  ✔  |    |    |    |    |    |    |    | 
-|  MIPS DSP ASE  |    |    |    |    |    |    |  ✔  |  ✔  |  ✔  |  ✔  |    |    |    |    | +|  MIPS DSP ASE  |    |    |    |    |    |    |  ✔  |  ✔  |  ✔  |  ✔  |    |    |    |    |    |    |    | 
-|  MIPS MT ASE    |    |    |    |    |    |    |    |  ✔  |    |  ✔  |    |    |    |    | +|  MIPS MT ASE    |    |    |    |    |    |    |    |  ✔  |    |  ✔  |    |    |    |    |    |    |    | 
-|  SmartMIPS ASE  |  ✔  |    |    |    |    |    |    |    |    |    |    |    |    |    | +|  SmartMIPS ASE  |  ✔  |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    | 
-|  microMIPS      |    |    |  ✔  |    |  ✔  |    |    |    |    |    |    |    |    |    | +|  microMIPS      |    |    |  ✔  |    |  ✔  |    |    |    |    |    |    |    |    |    |    |    |    | 
-|  MIPS-3D ASE    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |+|  MIPS-3D ASE    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |
  * AFAIK all MIPS classic processors are [[wp>Out-of-order execution|in-order execution]] CPUs because the developers claimed, that the silicon surface and power consumption of the OUT-OF-ORDER logic would outweigh the processing power benefit. Instead they experimented with Multi-Threading and such to achieve a similar processing power increase but with less silicon.   * AFAIK all MIPS classic processors are [[wp>Out-of-order execution|in-order execution]] CPUs because the developers claimed, that the silicon surface and power consumption of the OUT-OF-ORDER logic would outweigh the processing power benefit. Instead they experimented with Multi-Threading and such to achieve a similar processing power increase but with less silicon.

Back to top

doc/hardware/cpu.txt · Last modified: 2013/11/03 21:33 by lorema